开发者在 Qwen 3.5 4B 权重里编译 RISC-V CPU 并命名为 Qwenputer

开发者 Divyansh Agrawal 在 Qwen 3.5 4B 的权重里编译了一颗 RISC-V CPU，命名为 Qwenputer，用模型自带的 Gated DeltaNet 注意力层充当内存。CPU 完全运行在模型前向传播中，能执行算术、跑 C 和 MicroPython 代码，不依赖任何外部运行时，也不是插件或工具调用。